Informations générales
Entité de rattachement
Le CEA est un acteur majeur de la recherche, au service des citoyens, de l'économie et de l'Etat.
Il apporte des solutions concrètes à leurs besoins dans quatre domaines principaux : transition énergétique, transition numérique, technologies pour la médecine du futur, défense et sécurité sur un socle de recherche fondamentale. Le CEA s'engage depuis plus de 75 ans au service de la souveraineté scientifique, technologique et industrielle de la France et de l'Europe pour un présent et un avenir mieux maîtrisés et plus sûrs.
Implanté au cœur des territoires équipés de très grandes infrastructures de recherche, le CEA dispose d'un large éventail de partenaires académiques et industriels en France, en Europe et à l'international.
Les 20 000 collaboratrices et collaborateurs du CEA partagent trois valeurs fondamentales :
• La conscience des responsabilités
• La coopération
• La curiosité
Référence
2021-19220
Description de l'unité
Le DEDIP (Département d'Electronique, des Détecteurs et d'Informatique pour la Physique) de l'Irfu (l'Institut de Recherche sur les lois Fondamentales et l'Univers) conçoit des systèmes d'acquisition de données pour les grandes expériences de la physique fondamentale et d'astrophysique, du détecteur de particules à l'électronique d'acquisition des signaux.
Description du poste
Domaine
Sciences pour l'ingénieur
Contrat
Stage
Intitulé de l'offre
Exploitation du flot Intel HLS pour programmation d'algorithme sur FPGA pour l'analyse de données
Sujet de stage
Intégré(e) au sein de l'équipe d'électronique (labo STREAM) pour les upgrade phase 2 du détecteur ATLAS au CERN, le stagiaire est en charge de :
- Prendre en main les logiciels (Intel Quartus et ModelSim) pour l'implémentation et
simulation du firmware sur cible stratix10
- Prendre en main l'implémentation de firmware avec intel HLS.
- Comprendre l'algorithme à implementer:
- Implementation HLS
- Implementation classique RTL
- Optimiser l'algorithme
- Evaluer la consommation des ressources selon l'implémentation,
- Optimiser les ressources du FPGA,
- Interfacer le bloc algorithmique avec le système déjà en place,
- Documenter et présenter régulièrement l'avancement du travail effectué.
Durée du contrat (en mois)
6
Description de l'offre
Si la découverte du boson de Higgs intervenue au LHC (CERN) en 2012 est un éclatant succès pour le Modèle Standard de la physique des particules, elle n’apporte pas toutes les réponses à de nombreuses questions toujours ouvertes dans le domaine de la cosmologie et la physique des particules. Parmi celles-ci, on peut mentionner la nature de la matière et de l’énergie noire, l’origine du potentiel de Higgs et le fait que le Modèle Standard n’explique pas de manière satisfaisante les très petites masses des neutrinos. Les solutions naturelles à ces questions pourraient provenir de l’existence de nouveaux types d’interactions et de nouvelles particules.
C’est pourquoi depuis la découverte du boson de Higgs, les efforts sont focalisés sur la
recherche de phénomènes nouveaux, au-delà du Modèle Standard. Un des aspects importants dans la comparaison entre les observations et la théorie est d’être capable de normaliser aussi précisément que possible les observations par rapport à la théorie, donc de mesurer aussi précisément que possible la luminosité (une grandeur proportionnelle au nombre de collisions à un instant donné) de l’accélérateur. L’objectif est d’atteindre une précision meilleure que 1% au cours des prochaines années, ce qui est un facteur deux à trois meilleur que la précision atteinte actuellement.
Les expériences LHC disposent actuellement de plusieurs techniques et de sous-détecteurs
spécialisés pour mesurer la luminosité. Toutefois, ces techniques sont entachées de divers
problèmes de stabilité et de linéarité, qui en compliquent l’exploitation.
A l’horizon 2025, il est prévu de reconcevoir l’intégralité de l’électronique de lecture du calorimètre d’Atlas. En particulier, il est prévu de traiter en temps réel les données numériséesà l’aide de FPGA à la pointe de la technologie (Stratix 10 Intel). Une des fonctions du firmware sera de mesurer la luminosité du LHC en temps réel, à partir des données du calorimètre.
Moyens / Méthodes / Logiciels
VHDL, C/C++, tcl script, bash, Intel Quartus, Modelsim
Profil du candidat
Le candidat est en M2 (école d’ingénieur ou université) et recherche un stage de 6 mois.
Les compétences recherchées sont :
- Maitrise des concepts de programmation VHDL, langage C/C++, script TCL,
- Aisance avec l’environnement Linux,
- Première expérience dans l’implémentation de firmware sur cible FPGA (TP, Stage...),
- Une première expérience avec les logiciels de versionning (gitLab) est un plus,
- Une connaissance du logiciel ModelSim n’est pas requise mais est un plus,
- Une connaissance du logiciel Quartus n’est pas requise mais est un plus,
- Maitrise de l’anglais à l’oral est un plus.
Le candidat est rigoureux, fait preuve de dynamisme et curiosité pour le domaine.
Lien vers réalisation de projets très fortement apprécié
Localisation du poste
Site
Saclay
Localisation du poste
France, Ile-de-France, Essonne (91)
Ville
Saclay
Critères candidat
Langues
- Anglais (Intermédiaire)
- Français (Courant)
Diplôme préparé
Bac+5 - Diplôme École d'ingénieurs
Possibilité de poursuite en thèse
Non
Demandeur
Disponibilité du poste
28/02/2022